關(guān)于我們
湖南省長(zhǎng)沙市車(chē)站北路湘域智慧南塔6樓
安徽省合肥市高新技術(shù)產(chǎn)業(yè)開(kāi)發(fā)區(qū)科學(xué)大道110號(hào)新材料園F9A號(hào)樓511室
0731-84284278
0731-84284278
service@hncsw.net
0731-84284278
PolarPro FPGA的功能框圖
2013-04-09
PolarPro FPGA的功能框圖
器件內(nèi)的專(zhuān)門(mén)電路可用來(lái)以一種有效的方式管理通電和斷電轉(zhuǎn)換。當(dāng)該器件進(jìn)入其超低功耗模式時(shí)，RAM、寄存器值和I/O狀態(tài)全部保持不變。FPGA金屬對(duì)金屬(metal to metal)反熔絲技術(shù)可以保證以一種“上電即用”方式在150μs內(nèi)退出這種模式，而且在進(jìn)入之前保持器件的狀態(tài)。
專(zhuān)用資源
片上存儲(chǔ)器、FIFO(先進(jìn)先出)控制器和時(shí)鐘管理資源可以對(duì)連接嵌入式系統(tǒng)處理器和高數(shù)據(jù)吞吐量外設(shè)的新器件進(jìn)行優(yōu)化。
在這些應(yīng)用中，通常可編程邏輯必須連接不同的時(shí)鐘頻率域(clock-frequency domains)。PolarPro架構(gòu)可以解決用許多片上雙端口RAM和FIFO控制器實(shí)現(xiàn)這種功能的開(kāi)銷(xiāo)成本的問(wèn)題，而以硬連接的標(biāo)準(zhǔn)單元(ASIC)門(mén)來(lái)實(shí)現(xiàn)這種功能。
FPGA可以為所有8Kb RAM提供高達(dá)202Kb的嵌入式存儲(chǔ)器和嵌入式異步FIFO控制器。這些FIFO控制器可以直接定位相鄰的存儲(chǔ)器以?xún)?yōu)化速度，而且包括可編程“近空/近滿(mǎn)(almost empty/almost full)”標(biāo)記。與使用可編程邏輯單元(大約97%)相比，以這種方式嵌入在整個(gè)架構(gòu)中的專(zhuān)用FIFO控制器可以顯著減少執(zhí)行這種功能所需的硅片面積，可以用幾乎微不足道的成本提供可保證性能的異步FIFO。
如果需要更多的存儲(chǔ)器來(lái)緩沖數(shù)據(jù)，新型FPGA還有另一個(gè)單元——專(zhuān)用DDR2(雙數(shù)據(jù)傳輸速率)接口，有助于以同樣高速和低成本的存儲(chǔ)器件深度嵌入到最新型PC和便攜式計(jì)算機(jī)等系統(tǒng)應(yīng)用中。另外，這個(gè)功能還可以用專(zhuān)用電路來(lái)實(shí)現(xiàn)，它正好緊挨著I/O引腳，有助于實(shí)現(xiàn)最高的性能和最小的硅片面積。
進(jìn)一步的嵌入功能有助于開(kāi)發(fā)人員以片上可配置時(shí)鐘管理器的形式與時(shí)鐘域進(jìn)行橋接。這些電路集成了一個(gè)鎖相環(huán)和一個(gè)可編程延遲線(xiàn)，以補(bǔ)償器件內(nèi)部和/或系統(tǒng)級(jí)的互連延遲，將FPGA用戶(hù)經(jīng)常遇到的復(fù)雜的調(diào)試和驗(yàn)證問(wèn)題簡(jiǎn)化為只設(shè)置一個(gè)可編程參數(shù)。
智能的總線(xiàn)對(duì)總線(xiàn)橋接
這一電路特性的組合可以為實(shí)現(xiàn)具有數(shù)據(jù)緩沖功能的可編程的總線(xiàn)對(duì)總線(xiàn)橋接接口提供一個(gè)理想的平臺(tái)。當(dāng)把非本地設(shè)備添加到嵌入式系統(tǒng)中時(shí)，經(jīng)常需要這樣的接口，因?yàn)橥庠O(shè)芯片組通常首先是為個(gè)人電腦市場(chǎng)開(kāi)發(fā)的，而且采用的是一種相對(duì)復(fù)雜的總線(xiàn)，例如PCI或SDIO。另一方面，嵌入式系統(tǒng)處理器經(jīng)常只有簡(jiǎn)單的存儲(chǔ)映像接口。
在這種情況下，唯一的選擇是執(zhí)行邏輯來(lái)進(jìn)行總線(xiàn)結(jié)構(gòu)的橋接，這可能是一個(gè)具有挑戰(zhàn)性的任務(wù)。兩條總線(xiàn)可能不具備同樣的位寬，需要以橋接來(lái)實(shí)現(xiàn)數(shù)據(jù)的格式化。此外，諸如PCI和SDIO等總線(xiàn)通常不允許在嵌入式系統(tǒng)中使用簡(jiǎn)單的存儲(chǔ)映像。在這樣的情況下，橋接必須與協(xié)議邏輯一起提供數(shù)據(jù)緩沖能力，以便處理器能夠在數(shù)據(jù)傳輸期間執(zhí)行其他任務(wù)。
一種解決方案是使用一個(gè)FPGA作為橋接器件。通常可供FPGA使用的預(yù)先定義的功能庫(kù)包括了大多數(shù)標(biāo)準(zhǔn)元件總線(xiàn)接口，因此橋接設(shè)計(jì)已經(jīng)完成了一半。FPGA的靈活性有助于開(kāi)發(fā)人員使設(shè)計(jì)適應(yīng)各種不同的處理器，從而以最少的修改將設(shè)計(jì)用于多個(gè)項(xiàng)目。
初看上去，復(fù)雜可編程邏輯器件(CPLD)似乎也能提供這些優(yōu)勢(shì)，但是CPLD通常沒(méi)有數(shù)據(jù)緩沖所需的存儲(chǔ)器資源。
最新資訊
